(19) JAPANESE PATENT OFFICE

## (12) LAID-OPEN PATENT PUBLICATION (A)

(11) Publication number: 59-158124

(43) Date of laid-open publication: 9. 7. 84

- (51) Int. Cl.: H 03 K 13/02 and H 04 B 12/02
- (54) Title of invention: Voice Data Quantization System
- (21) Application number: 58-31286
- (22) Date of filing: 2. 27. 83
- (72) Inventor: Toyotaro TOKIMOTO, c/o Hamura Technical Center, CASIO KEISANKI KABUSHIKIKAISHA, 2-1, Sakaecho 3-chome, Hamuramachi, Nishitama-gun, Tokyo, Japan
- (72) Inventor: Kazuyuki KUROSAWA, c/o Hamura Technical Center, CASIO KEISANKI KABUSHIKIKAISHA, 2-1, Sakaecho 3-chome, Hamuramachi, Nishitama-gun, Tokyo, Japan
- (72) Inventor: Susumu TAKASHIMA, c/o Hamura Technical Center, CASIO KEISANKI
  KABUSHIKIKAISHA, 2-1, Sakaecho 3-chome, Hamuramachi,
  Nishitama-gun, Tokyo, Japan
- (71) Applicant: CASIO KEISANKI KABUSHIKIKAISHA, 6-1, Nishishinjuku 2-chome, Tokyo, Japan
- (74) Representative: Patent Attorney, Yoshiyuki OOSUGA
- Title of the Invention Voice Data Quantization System
- 2. Patent Claims
- (1) A voice data quantization system comprising:

detection means for detecting a maximum or minimum value of voice data;

threshold level detection means for inputting output data of said detection means and outputting a threshold level corresponding to said inputted output data; and

comparison circuit for inputting said voice data to a first input and inputting said threshold level to a second input.

(2) A voice data quantization system as defined in claim 1 wherein said threshold level detection means comprises a memory, and wherein said output data of said detection means is input to an address input of said memory and data output of said memory is an output of said threshold level detection means.

19 日本国特許庁 (JP)

①特許出願公開

@ 公開特許公報(A)

昭59—158124

①Int. Cl.<sup>3</sup> H 03 K 13/02 // H 04 B 12/02 識別記号

庁内整理番号 7530—5 J 7830—5 K (3公開<sup>\*</sup> 昭和59年(1984)9月7日

発明の数 2 審査請求 未請求

(全 11 頁)

60音声データ量子化方式

②特 願 昭58-31286

②出 順 昭58(1983) 2月27日

**⑦**発 明 者 時本豊太郎

東京都西多摩郡羽村町栄町3丁 目2番1号カシオ計算機株式会

社羽村技術センター内

**20発明者 黒沢和幸** 

東京都西多摩郡羽村町栄町3丁

目2番1号カシオ計算機株式会 社羽村技術センター内

砂発 明 者 高島進

社羽村技術センター内

切出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番

1号

100代 理 人 弁理士 大曹義之

#### 男 組 書

1. 発明の名称

音声データ量子化方式

## 2. 特許請求の範囲

(1) 音声データの最大値あるいは最小値を検出する検出手段と該検出手段の出力データが加わり 該データに対応したスレッシホールドレベルを出 力するスレッシホールドレベル出力手段と、前記スレ 入力音声データが第1の入力に加わり、前記スレ ッシホールドレベルが第2の入力に加わる比較回 路とそ有することを特徴とした音声データ量子化 方式。

(2) 前記スレッシホールドレベル出力手段はメモリより成り、前記検出手段の出力が前記メモリのアドレス入力に加わり、データ出力が前記スレッシホールドレベル手段の出力であることを特徴とした特許請求の範囲第1項記載の音声データ量子化方式。

(3) 院記比較手段は第1の減算四路であり、第 1の入力が、被減算人力であり、第2の入力が減 算入力であり、キャリー出力が比較出力であるこ とを特徴とした特許請求の範囲第1項記載の音声 データ量子化方式。

(4) 前記音声データの最大値あるいは最小値を 快出する手段は、第2の減算国路と、データラッ チ回路とを有し、前記第2の減算国路の被減算 力には前記音声データが入力し、減算人力には 記データラッチ 図路の出力が入力し、 記算回路のキャリー出力が前記ラッチ 回路のラッ チクロックに加わることを特徴とした特許様求の 範囲第1項記載の音声データ量子化方式。

(5) 音声データが被減算人力として加わる液体 回路と、前記音声データが加力も第1、第2のデータが加力も第1、前記リードオンリメモリと、前記リードオンリメモリと第3、第4のデータ出力が加力も第3、第4の関係と前記減算回路のキャリーが入力する第5でである。前記第1のデート回路をの出力は、前記第1のデート回路の出力は前記第1のデート回路の出力は前記第3のデッチ回路の出力は前記第3のデッチ回路の出力は前記第3のデッチ回路の出力は前記第3のデート回路の出力は前記第3のデータが被減るのデータが表現している。

特與昭59-158124(2)

路を前記第4のゲート回路の出力は前記第4のゲート回路をそれぞれ介して、被算国路の被算入力 と前記リードオンリメモリのアドレス入力にそれ ぞれ知わることを特徴とした音声データ量子化方式。

(7) 前記第3、第4のラッチ目路は第1、第2のスレッシホールドレベルを記憶し、第1に前記

第3のゲート問路をオンとして前記第3のラッナを問路をオンとして前記第5のカステッナを開路の放弃的記載算数数のウェーリーを前記第5の日本の対象の対象の対象の対象の対象の対象の対象の対象を対象を表現し、対象の対象を表現した。 第2の動作を被り返す。とを特徴とした特許請求の範囲第5項記載の音声データの量子化方式。

## 3. 発明の詳報な説明

### (1) 発明の技術分野

本税明は入力信号の正規化を行なう正規化回路 を有さなくても、同様の効果を育する音声データ 番子化方式に関する。

## (2) 從來技術

近年、アナログデータをデジタル化し、そのデータを用いてデジタル処理する方式が、各方面に用いられている。音声データの処理に関しても同様であり、PARCOR分析、相関分析等多数デジタル

処理化している。これらのデジタル処理をする為には、アナログ/デジタル変換が必要である。 現在アナログ/デジタル変換因路は高精度化されており、これらの処理に必要とするピット散は充分に満足している。

しかしながら、これらのデータを処理するため、これらのデータを処理するため、からないのでは、からないのでは、からないのでは、からないのでは、ないのでは、ないのでは、ないのでは、では、ないのでは、では、ないのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、ないのでは、ないのでは、でいいのでは、でいいのでは、ないのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、でいいのでは、ないでは、ないのでは、ないでは、ないのでは、ないのでは、ないでは、ないではないでは、ないではないではないでは、ないではないでは、ないのではないではないではないではないではないではないではないではないで

#### 特別9359~158124(3)

#### (3) 従来技術の問題点

的述の正規化団路には特定期間内、すなわち正 銀化する期間のデジタルデータを配慮する国路や、 そのデータの最大値や、最小値を求める国路が必 要となる。

さらに、正規化を行なう為の演算すなわち、期間内の全でのデータを、例えば最大値で割る触算 国路を必要とする。

このため、正規化国路を用いた場合にはこれを 構成するための四路が大きくなり、さらにその処理に多くの時間を有するという問題を有していた。

## (4)発明の目的

本発明は前記問題点を解決するものであり、その目的は正規化回路を有さずに、簡単な哲路で高速に量子化を行なう音声データ量子化方式を提供することにある。

#### (5) 発明の要点

本発明の特徴とするところは、音声データの最 大値あるいは、最小値を検出する検出手段と体検 出手段の出力データが加わり、体データに対応し たスレッシホールドレベルを出力するスレッシホールドレベル出力手数と、 質配入力データが第1の入力に加わり前記スレッシホールドレベルが第2の入力に加わる比較回路とを有することを特徴とした音声データ量子化方式にある。

#### (6) 実施例

第1団は本発明の第1の実施側の図路構成図を示す。音声信号はローバスフィルタ1を介してオートマチックゲインコントロール凹路2に入力加やこの出力はアナログノデジタル変換図路力は第3の出生の最大値算出の最大値算出の最大値算出した。 記憶部12よりの最大値算部4の出力はそれでの最大値算部4の出力はそれである。 三値を出力はそれである。 三値を出力はそれでは第1の人が統領を表している。 乗算回路9、10の別力には係数データが入力する。 乗算回路9、10の別力には係数データが入力する。 乗算回路9、10の別力には係数データが入力する。 乗算回路

10の出力は記憶部12を介して比較部7に入力 する。比較都7の出力は三値量子化解Bの出力と してシフトレジスタ18に接続される。シフトレ ジスタ13の第1の複数の出力はセレクタ14の 複数の入力にそれぞれ対応して入力する。シフト レジスタ13の出力とセレクタ14の出力は乗算 四路 1 5 の第 1 、第 2 の入力に接続される。乗算 国際15の出力はウインド処理国路16を介して 加減算因路1.7の第1の入力に接続される。 加 繊維四路17の出力は記憶部18に接続され、記 位配18の出力は加減算四路17の第2の入力と 最大値校出部19の入力に接続される。三値量子 化都8とセレクタ14とウインド処理国路16の それぞれの制御入力には制御部20の制御出力が それぞれ加わる。最大値検出部19の出力は音階 コード値子21に接続される。

例えば楽器より発生する能音や人等の音はマイ クロホン等によって電気信号に変換される。その 音声信号すなわち電気信号はローパスフィルタ1 に入力し、高域部が除去される。ローパスフィル

**タ1は告声信号帯域外の雑音等を除去し、さらに** 前述の音声信号の帯域を制御するための例えばカ ットオフ (cut off) 肩紋数 900Hzのロ ーパスフィルタである。なおこのフィルタはパン ドパスフィルタでも可能である。帯域外の雑音等 が除去され帯域制限された音声信号はオートマチ ックゲインコントロール四路2において特定の扱. 幅値になるように増幅される。これは次段のアナ ログノデジタル変換回路3の出力ピット數を有効 になるように挿入されたものである。 例えばア ナログノデジタル変換四路3の最大並びに最小変 換電圧が±5Vであった時、オートマチックゲイ ンコントロール哲路 2 の出力の最大値、最小値の 絶対値が5 V以上であるとアナログノデジタル変 換回路3の出力は無効となってしまう。 さらに オートマチックゲインコントロール個路2の出力 の最大値、最小値が± 0.5 V 等のように 5 V より その絶対値がはるかに小さい場合にはアナログデ ジタル変換回路3のデジタルデータ値も小さくな り、上位ピットがローレベルとなり有効ピット飲

# 特問昭59-158124 (4)

が減少する。これを防止するため、オートマチックゲインコントロール関係 2 はその出力の最大値、 最小値がアナログ/デジタル変換図路 3 の変換電 圧範間を絡えらにさらに小さな絶対値にな らないようにあ作する。しかしなからオートマチックゲインコントロール関路 2 はたえず最大値、 最小値が一定となるように動作するのではくなく、 音声信号の最大値、最小値に存存した利得となり、 ほぼ特定の範囲の復幅値の信号を出力するように 助作する。なお、人力がない場合には利得か最大 になるも、その出力は当然なから零である。

特定の模幅値に変換された音声信号はオートマ` チックゲインコントロール回路 2 より出力され、 アナログノデジタル変換回路 3 においてデジタル データ値に変換される。

パワー計算部4は削速のアナロダノデジタル変換国路3のデジタル出力の絶対値を取り、特定の範囲1フレームにわたって要算する国路である。 換售するならばアナロダノデジタル変換国路3のデジタル出力の符号を取り融き要集する。その累 算結果は音声信号のパワーに関係した値であり、パワー計算部 4 はその結果をパワー抽出値子 1 1 に出力する。 また、アナログ/デジタル変換器 8 の出力は三値量子化都 8 の最大値算出部 5 、最小値算出部 6 に知わる。最大値算出部 5 、最小値算出部 6 では特定の類間にわたって最大値、最小値を検出する。これは三値化を行うためのスレッシャールドレベルを求めるためになされるものである。

なわち比較部においてなされる三値化はその最大、 最小の振幅値で正規化されたスレッシホ - ルドレ ベルで行なわれる。

第2回(a)、(a)は音声データすなわちアナログ/ デジタル変換国路3の出力と、その値を三値化し たそれぞれの被形図である。

最大値に・・・を乗じたスレッシャールドレベル ドルより音声で・クは1 (第2 圏イベー ない を変が大きい (第2 圏 の ない ではなる。また最小値に・・ を発むには ではなる。また最小値に の では の で が の で が とい の で が とい の で が とい の で が とい の で が の で が とい の で

第1表

三値データ	符号ピット	ゲータビット
- 1.	1	1
0	0	· 0
1	0	1

比較都 7 は特定の期間すなわち 1 フレームにおける最大値、最小値より求まったスレッシャールドレベルを用いて前述の特定期間内における三値化を行うために設けられている。これらの順次なされる動作は制御部 2 0 より発生する制御信号によって制御される。

比較都 7 の出力すなわち三値データはシフトレジスタ 1 3 に入力し、順次シフトされる。シフトレンスタの最終シフトデータは乗奪回路 1 5 の後に1 の入力に加わる。また最終シフトデータの後にテータはシフトクロック飲遅れた複数のデータが制御部 2 0 より発生する選択信号によって大レクタ 1 4 で選択され乗奪回路 1 5 の第 2 の入力に加わる。乗算回路 1 5 では第 1、第 2 の入力に

特異型 59-158124 (5)

加わったデータを乗算する。この乗算は最終シフ トデータを×う、そのデータより特定のクロック てし、遅れたデータをx(J+ τ 1)とすると、 ×J·×(j+ri)となる。尚、この乗算は、 1シフトクロック内で必要とする回数なされウイ ンド処理製路16を介して加減算開路17の第1 の入力に加わる。 ここで必要とする細数は制御 節20において選択的になされるものであるが、 それは音階に対応したものであり、例えば音階の B a ~ F a に対応した遅れ時間 r a ~ rss の合針 38回なされる。また、シフトクロック開放数 「 \* そ 32.768K H \* とすると、遅れ時間に対応す る音階周波数(うはくう=チェノでうであらわさ れる。 ここででiは2の12乗根に比例し、例 えばきょ、Bェ・・・ Fェ、Bェに対応した。 r i はそれぞれ r n − 46. r n − 49. r 1 − 373, r · - 395となる。

ウインド処理回路16は、セレクタ14によっ て選択された遅れに対応した係飲を乗算する四路 であり、その係数すなわちウインド値をw(τ i) とするならば加減算四路17に入力する値は x j · x ( ) + r 1 ) · w ( r 1 ) となる。この係数は制御部20よりセレクタ14に入力する選択信号に対応して選択される。加減算照路17、記憶部18は製算するための回路であり、 r 1 に対応して記憶部18の出力が加減算回路16の出力と加減算して記憶部18に再度格納する。すなわち記憶部18に格納するデータ

R'(TI) #.

$$R'(\tau l) = \sum_{j=1}^{n} x j \cdot x (j + \tau l)$$

$$\cdot w (\tau l) \cdot \cdot \cdot \cdot (l)$$

となる。ここでNは特定範囲内のそれぞれでした 対するシフト回数すなわち計算回数である。(J)式 においてw(r l) は」に対して一定であるので R ' (r l) は

R ( r i ) = w ( r i ) · Ž x j · x ( j + r i ) = w ( r i ) · R ( r i ) · · · · (2) となる。ここでR ( r i ) は x j · x ( j + r i ) の果算値を表し、特定の時間遅れに対応した相関

値となる。前述したw(tl) は凶式よりあきら かなように特定の遅れ時間に対応した相関値に乗 算されるものであり、ウインド劉欽の遅れ時間に 対応したウインド値となる。これによって三値化 したために発生する倍者抽出の誤りを防止(ウイ ンド処理) することができる。紀徳都18の出力 は最大値検出部19に加わり、記憶部18内の景 大位が検出される。記憶部18に格納されている 彼は特定の時間遅れの値と現在の値とを乗算し、 ウインド処理した結果の黒算値であるので、記憶 部18内に格納された製算値は特定の時間内にお ける入力音声信号の各ピッチすなわち関鍵数成分 に対応した値となる。 (歯兪歯の特定時間とは 1フレームを示し、さらにLフレームを 800シス テムクロックとした場合にはその値は 400間の果 算値となる。)すなわち最大値検出部19で検出 した値は前述の特定時間内における入力音声信号 の各間被散成分の信号の最大値を求めるものとな **&** \_

最大値校出部19はその最大値を有するピッチす

なわち、開放飲データを例えばコード化して音階 コード値子21に出力する。

以上の動作によって音声信号の主音に関係した 音階コード・データが音階コード値子 21より出力 される。

第3回はさらに第1回の三被量子化部8、パワー計算部4を詳細に示した回路図である。ファレジグノデジタル変換回路3の出力は、パップロ路82の被減算回路82の出力Cは万分のである。 RON86(リードオンリメにに移りののカルに加力のは、ラッチ回路87、88の人力に対したがカータ出力は、ラッチ回路87、88の出力はそれがカーを10路89~93を介して共通に接続され、加減に対する。このゲート回路81~93は特定である。このゲート回路81~93は特定である。このゲート回路81~93は特定である。このゲート回路81~93は特定の大力に、加減に対すの場合。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。このゲート回路81~93は特別である。

カと、インパータ 97を介して、アンドゲート 98の 第1の入力に使続される。

ラッチ国路 94の出力は、符号ビットとしてシフトレジスタ 13に出力されるとともに、オアゲート 99の第 1 の入力に加わる。ラッチ国路 95の出力は インパータ 100を介して、オアゲート 99の第 2 の入力に接続され、オアゲート 99の出力はシフトレジスタ 13にデータビットとして出力される。アンゲート 96, 98の出力は、ラッチ国路 84, 83のクロック・44

次に本発明の実施例の動作を第4回の処理チャート、第5回のタイミングチャートを用いて説明する。

本発明の実施例において、データの処理は胸述した様に1フレーム単位でなされる。1フレームは 800データであり、1フレーム単位でデータの 優幅の最大値、最小値が算出される。この最大値、最小値は1フレームの最終データの入力後決まるものであり、比較部7ではそれに関係したスレッシホールドレベルで次に入力するデータを比較す

すなわち、第4 図に示した様に、例えばフレーム(n-1)で求められた最大値、最か値はいられた最大値、例えばロレーム(のガータの比較のために用いられたのが、例えばフレーム(n)で求められたさい。 で使用される。 換るのは、フレーム( n+1)で使用される。 換るするが、三値量子化部 B では直前フレームの まない 最大値、最小値を検出し、その最大値、最小値を用いてよりにである。 スレッシャールドレベルを求め、その値に三値化する。

ているデータが加減算四路82に加わり、そして減 算がなされる。この時パッファレジスタ81に格納 されているデータが、ラッチ目路83に格納されて いるデータより大きい場合にはキャリー嫡子Dに はローレベルが出力される。ラッチ钢路 83は最大 値が格納されるものであるので、この場合にはそ のデータすなわちパッファレジスタ 81に格納され ているデータをラッチ国路83に格納する。すなわ ちアンドゲート98にキャリー値子8 のローレベル がインパータ 87を介して、ハイレベルとなって入 力するので、アンドゲート 98はオンとなって、時 間しょにおけるクロックチェ(しょ・・チュ)が ラッチ製路83のクロック帽子に入力し、入力に加 わっている前述のデータが格納される。また逆に パッファレジスタ81に格納されているデータが、 ラッチ四路 83に格納されているデータより小さい 場合には加減算回路 82のキャリー嫡子はハイレベ ルとなる。

その信号すなわちハイレベルは、インパータモ 介してアンドゲート98に加わっているので、アン ドゲート98はオフとなり、前述のt : ・ # 2 はラッチ回路83には入力されない。すなわちラッチ回路83の格納されているデータに変化はない。この動作は時間t : によってなされるものである。次に時間t : になると、ゲート回路90がオンとなり、ラッチ四路84に格納されているデータが加減算回路82に加わる。前述と同様に加減算回路において減算がなされ、その大小関係が比較される。

バッファレジスタ81に格納されているデータが ラッチ四路 84に格納されているデータより小が出 場合には、キャリー端子にはハイレベルが出力ので れる。ラッチ四路 84は最小値が格納されるもので、この場合にはそのデータ。すなわちラッ チ四路 84に以下の動作で格納する。すなわちラッ チがート96にキャリー備子Dのハイレンとなって レでいるので、アンドゲート96はオンとなって しているので、アンドゲート96はオンとなった とでいるので、カカに ありっている的送のデータが格納される。

# 特徴は59-158124(ア)

この動作は第5回に示したデータェッ~ェック まで順次級り返される。そしてフレーム時間T。 (すなわち最後のデータェッペ に対応する時間) の時に時間しょでゲート回路 89をオンとして ROM 86にラッチ回路 83のデータを加え、そのデータで 指定されたメモリの内容がラッチ目路 87の入力に 加わり、クロックTェ・しょ・チョでラッチ匹路 87にとり込まれる。また同様に時間Tsの時に時 聞 t o でゲート間路 90をオンとして、 ROM 86にラ ッチ巨路 84のデータを加え、そのデータで指定さ れたメモリの内容がラッチ回路88の入力に加わり、 クロックTェ・しょ・ チェでラッチ回路 88にと り込まれる。ROH 86に加わるデータは最大値と最 小値であるので、それで指定されるメモリにあら かじめ、特定の値を乗じた結果、例えばモュー 0.4.6 ェ = 0.5 を乗じた結果を格納しておくこと によってラッチ回路87、88には最大値、最小値に 対応したスレッシホールドレベルが格納される。 以上の動作によって1クレームの最大値、最小値 に関係したスレッシホールドレベルがラッチ勧路

87、88に格納される。

- ト国路 91がオンとなる。

データェェが先ず前述と同様にバッファレジス タ 81に格納される。そして、時間 t ュにおいてゲ

ッシホールドレベルが格納されている。

時は逆に小さい場合である。

次に時間しょにおいて向迷と同様にゲート国路 92がオンとなってラッチ 国路 88に格納されているデータが加減算 20 減算人力 B に加わる。一方被減算入力 A には時間しょの時と同じくデータ なが加わっている。それらの値の大小関係は キャリー 強子 D に出力されるので、時間と R は の クロック チェ すわちしょ・チェ でラッチ 回路 94 に 格納 ローレベルの時に は ラッチ 四路 88に 格納 ごした ものより) 大きい場合である。

このラッチ国路のデータは、次のクロックのすなわちデータ×1の被算結果が取り込まれるまで変化せず、インパータ 100とオアゲート 99より成るエンコーダによって三値データに変換され、シフトレジスタ 13に出力される。ラッチ回路 94, 95 に格納されたデータが共にローレベルの時には、最大値に関係したスレッシホールドレベルより、

**パッファレジスタ 81に格納されたデータすなわち、** この時にはデータxsが大きい場合であるので、 インパータ 100の出力はハイレベルとなってオア ゲート99を介して、データビットとして出力され、 またラッチ国路84のローレベルが符号ピットとし て出力される。また共にハイレベルの時には、最 小値に関係したスレッシホールドレベルよりバッ ファレジスタ 81に格納されたデータが小さい場合 であるので、ラッチ回路95の出力、すなわちハイ レベルがオアゲートを介してデータピットとして 出力され、符号ピットもハイレベルとなる。この 中間、すなわち最大値に関係したスレッシホール ドレベルより小さく、最小値に関係したスレッシ ホールドレベルより大きい場合には、ラッチ回路 95にハイレベルが、ラッチ回路 94にローレベルが 格納される。この時には、ラッチ圍路 95の出力の ハイレベルはインパータ 100でインパートされて、 オアゲート89にローレベルを入力し、ラッチ国路 94の出力のローレベルもオアゲートに入力するの で、オアの出力はローレベルとなる。その結果ロ

## 特爾昭59-158124 (8)

さらに本発明の実施例においては各データ末』
~ x n n n の 回のパワー抽出が 1 フレーム単位でなされる。この動作は単にパッファレジスタ 8 1 の 値を 果算する動作であり、前述の動作において好されている時間 t i においてゲート回路 9 3 がオンとなり、加減算回路 8 2 の入力 A にラッチ 四路 8 5 の内容が加わる。また入力 B にはパッファレジスタ 8 1 の内容が加わる。一方、この特加減算回路 8 2 の加減算回路 8 2 の加減 8

各データは40スロットを有するが本発明の実施 例においては τ » ~ τ<sub>j7</sub> に関してのみ演算してい る。さらにクロック ¢ : 、 ¢ : はその時の演算に 必要とするクロックを示すものである。

以上本発明の実施例を用いて説明したが、第3 図における加減算回路 82はパワー抽出を必要としない場合には減算回路で良く、その時には時間 いまは必要でない。さらに本発明の実施例におい ては、入力データを音声信号として説明したが、

これに限らず、他の信号をも量子化することができる。さらにまた、本発明の実施例においては三値量子化を行なっているが、これは前途の時間しょ。しょに対応する被算、すなわち比較処理を多くし、それに関係する顧路、例えば BOH の配便容量とラッチ 国路を増加させることによって多値の量子化が可能となる。

# (7) 発明の効果

以上述べた様に本発明は正規化国路を育さずに、 簡単な加減算国路を用いているので、乗算と異な り、その処理スピードは早く、さらに国路が簡単 となる。よって本発明によれば簡単な回路で処理 速度の速い音声データ量子化方式を得ることが可 能となる。

#### 4. 図面の簡単な説明

第1図は本発明一実施例を示す語路構成図、第 2図は三値化方式を説明する被形図、第3図は第 1図の詳細な回路図、第4図は最大、最小値検出 処理と三値化処理の順序を示すチャート図、第5 図は1フレームのデータチャートと、そのクロッ クを示すチャート間である。

 5・・・最大値算出部、6・・最小値算出部


 7・・比較部、8・・3値量子化部、


 9、10・・乗算国路、12・・記憶部、

 82・・加減算団路、88・・ROH、89~93・・ゲート回路、83~85、87、88、94、95・・・ラッチ回路、96、98・・・アンドゲート、95、96・・・インバータ、99・・・オブゲート


特許出願人 カシオ計算機株式会社 代理人弁理士 大 苦 裁 之

第 1 图






# 特問昭 59-158124 (10)



第4 题



第 5 段

